- Las compañías han desarrollado conjuntamente las extensiones ACE para estandarizar el rendimiento de la IA en la arquitectura x86.
- El nuevo conjunto de instrucciones se centra en acelerar la multiplicación de matrices y el manejo de datos de baja precisión.
- Este movimiento estratégico busca evitar la fragmentación de software que sufrieron versiones anteriores como AVX-512.
- La especificación ACE v1.15 introduce nuevos registros de tipo 'tile' para mejorar la eficiencia energética en tareas de aprendizaje automático.
En un movimiento que pocos habrían imaginado hace años, los dos gigantes de los semiconductores se han puesto de acuerdo para remar en la misma dirección. A través del denominado x86 Ecosystem Advisory Group, Intel y AMD han dado un paso de gigante al presentar de forma oficial las especificaciones de ACE (AI Compute Extensions). Este conjunto de instrucciones no es un simple parche, sino una evolución profunda de la arquitectura x86 diseñada para que las futuras CPU puedan lidiar con la inteligencia artificial de forma mucho más nativa y eficiente, sin tener que depender siempre de componentes externos.
La idea principal detrás de esta colaboración es que el ecosistema no se rompa. En el pasado, cuando cada fabricante lanzaba sus propias extensiones, los desarrolladores de software acababan con un dolor de cabeza considerable al tener que optimizar sus programas de forma distinta para cada marca. Con la publicación de la especificación ACE v1.15, ambas empresas aseguran que los procesadores del futuro hablen el mismo idioma, permitiendo que las aplicaciones de IA funcionen a las mil maravillas independientemente de si el chip que llevas en el ordenador es de una marca o de otra.
Un salto técnico para la multiplicación de matrices
Si nos metemos bajo el capó, las extensiones ACE están pensadas para atacar uno de los procesos más pesados en la computación moderna: la multiplicación de matrices. Este cálculo es la base sobre la que se asientan las redes neuronales y los modelos de lenguaje que tanto usamos hoy en día. Aunque las instrucciones actuales como AVX10 ya hacen sus pinitos en este campo, la nueva especificación introduce primitivas matriciales que combinan registros vectoriales con nuevos estados de registro denominados ‘tiles’, lo que permite una escalabilidad mucho mayor sin que el consumo de energía se dispare.
Para que esto funcione correctamente en las tareas de inferencia y entrenamiento ligero, ACE da soporte a una amplia variedad de formatos de datos de baja precisión. Hablamos de tipos como INT8, BF16, FP16 y los nuevos formatos FP8 en sus distintas variantes. Al reducir la precisión de los datos cuando no es estrictamente necesaria, el procesador puede realizar muchísimas más operaciones por segundo, ahorrando un ancho de banda precioso y haciendo que el sistema sea más ágil en tareas cotidianas de inteligencia artificial limitada local.
Estrategia común para frenar la fragmentación
Uno de los puntos donde más hincapié han hecho ambas compañías es en el aprendizaje que han obtenido de errores pasados. La sombra de la fragmentación que dejó el conjunto AVX-512 todavía colea, y ni Intel ni AMD quieren que la historia se repita. Al establecer un estándar conjunto desde el diseño, se garantiza que bibliotecas de software como PyTorch o TensorFlow puedan aprovechar estas mejoras desde el primer día, facilitando la vida a los programadores europeos y de todo el mundo que desarrollan herramientas basadas en machine learning.
Aunque todavía es pronto para ver estas instrucciones en las estanterías de las tiendas, ya se sabe que la base mínima requerida será la arquitectura AVX10.1. Los planes de futuro sugieren que las próximas generaciones de procesadores, como las que vendrán tras las actuales gamas de portátiles y sobremesa, empezarán a integrar estos motores matriciales y canalizaciones específicas de IA. De hecho, ya se rumorea que la arquitectura AMD Zen 6 o los futuros núcleos de alto rendimiento de Intel serán los primeros en sacar partido a este esfuerzo de estandarización.
Este nuevo estándar supone un blindaje para la arquitectura x86 frente al empuje de otras alternativas de computación. Al integrar capacidades que antes estaban reservadas casi exclusivamente a las tarjetas gráficas o a las NPU dedicadas, la CPU vuelve a ganar protagonismo en el terreno de la inteligencia artificial. La alineación técnica entre AMD e Intel asegura que el software sea predecible y potente, logrando que el hardware que compramos hoy siga siendo relevante y capaz de ejecutar las tareas inteligentes que están por venir sin perder el paso frente a soluciones más cerradas.
